跳到主要内容

RM182X 硬件设计指南

适用对象

本文档面向硬件开发工程师、Layout 工程师、技术支持工程师、测试工程师， 帮助快速、准确完成 RK182X M.2 2280 模组的外围电路设计。

项目内容
文档版本V1.0
对应产品RM1820MC0 / RM1828MC0
产品版本RK182X M.2 2280 Module_V10
完成日期2025-11-06

1 模组概述​

1.1 模组简介​

RK182X M.2 2280 Module 是一个高性能的算力协处理器模组，可支持 3B/7B 大模型 （RK1820 支持 3B 大模型，RK1828 支持 7B 大模型），适用于 AI 推理、机器视觉应用。

模组搭载了瑞芯微算力协处理器 RK182X，算力高达 20TOPS@INT8，有三个独立的 64 位 RISC-V 核心。 RK182X 内置高带宽片内 DRAM，其中 RK1820 DRAM 容量为 2.5GB，RK1828 DRAM 容量为 5GB， 支持 PCIe2.1 通信接口。

模组采用 M.2 Key M 金手指接口，尺寸为 22mm × 80mm。

1.2 模组硬件框图​

              ┌─────────────────────────────────┐
   3.3V ──────┤ BUCK/LDO                        │
              │                    ┌──────────┐ │
   12V ───────┤ VCC_IN             │ RK182X   │ │
              │                    │  SoC     │ │
   24MHz ─────┤ OSC                └────┬─────┘ │
              │                         │       │
              │  ┌──────────┐           │       │
              │  │ eMMC     │◄──────────┤       │
              │  │ (option) │           │       │
              │  └──────────┘           │       │
              │                         │       │
              │      Fan speed CTL ◄────┤       │
              │      Fan speed DET ────►│       │
              │      PCIe0 (EP/RC) ◄───►│       │
              │      NPOR / CLKREQ ◄────┤       │
              └─────────────────────────────────┘

1.3 模组信号说明​

接口配置备注
输入电源由底板提供 12V 和 3.3V12V/3A、3.3V/3A
RAM芯片内置RK1820 容量：2.5GB；RK1828 容量：5GB
通信接口PCIe2.1默认使用此接口与 HOST 端通信，支持 boot

2 底板接口​

2.1 接口选型​

RK182X M.2 2280 模组采用 M.2 Key M 连接器，连接器型号示例：

高度型号品牌名称
≥4.2mmFM205003 SeriesTXGAFM205003 Series
连接器选型说明

上述型号为 RK 开发板已验证型号，仅供参考，后续还会验证其他型号连接器。 自行选型时请确认高度与机械干涉。

2.2 接口信号定义​

RK182X M.2 2280 模组与底板连接器接口信号定义，见附件文档：

  • 《RK1820 M.2 Module PinList_V1.0_20251025.xlsx》
  • 对应的接口原理图封装和 PCB 封装：RK182X M.2 2280 Module 接口原理图和 PCB 封装
Key M 规范

RK1820 M.2_2280 Module 是按 KEY M 设计，请按 KEY M 规范设计底板金手指座。

2.3 模组尺寸高度信息​

尺寸项数值
PCBA 尺寸22mm × 80mm
模组厚度6mm
含金手指总长81mm
结构参考宽度25mm
定位缺口位置21.75mm
3D 结构图

完整 3D 结构图见附件文件夹：04.RK182X M.2 2280 Module 3D结构图

3 作为协处理器加速卡的应用框图​

        HOST (主控 SoC)                   RK182X M.2 Module
  ┌──────────────────────┐          ┌──────────────────────┐
  │                      │          │                      │
  │   PCIe RC            │◄────────►│   PCIe0 EP           │
  │                      │ PCIe2.1  │                      │
  │   PCIA0_PERSTN_M0    ├─────────►│   RESETN_IN          │
  │   PCIE0_CLKREQN_M0   ├─────────►│   PCIe CLKREQn       │
  │   PCIE0_WAKEN_M0     ├─────────►│   PCIe WAKEn         │
  │                      │          │                      │
  │   FAN_CTRL           ├─────────►│   Fan speed CTL      │
  │   FAN_SPEED          │◄─────────│   Fan speed DET      │
  │                      │          │                      │
  │   0R  ──── 3.3V      ├─────────►│   3.3V_IN            │
  │   12V                ├─────────►│   VCC_IN             │
  │                      │          │                      │
  │   SMBus / I2C        │◄────────►│   (Option)           │
  └──────────────────────┘          └──────────────────────┘

模组作为协处理器时，PCIe 走 EP 模式，由 HOST 侧作为 RC 发起枚举。

4 底板硬件电路设计说明​

4.1 输入电源​

RK1820 M.2_2280 Module 需要底板额外给模组提供 12V 电源， 所以在底板上需要单独提供 12V/3A 的电源供电。

电源规格提供方
12V12V / 3A底板单独座子
3.3V3.3V / 3W底板 M.2 座子

RK 默认此 12V 电源转接线，此接口转成 2.54PIN 间距的转接线。 此外 RK 也提供 DC 座转接线，方便客户适配 DC 插头进行调试。

供电设计要点
  1. 12V 必须单独走一条电源回路，不要从 M.2 座子的 3.3V 取电；
  2. 12V 回路建议预留 ≥3A 余量，走线宽度需匹配；
  3. 上电顺序无强制要求，但建议 3.3V 与 12V 同时或 12V 略早。

4.2 复位控制​

PIN50 为模组的复位输入脚，低有效，使用 HOST 端 GPIO 控制。

模组与 HOST 通过 PCIe 作为通信接口时，复位路径：

   HOST                          RK182X M.2 Module
   ┌────────────┐                ┌──────────────┐
   │ USB3.0     │                │              │
   │ PCIe RC    │◄──────────────►│ PCIe0 EP     │
   │            │                │              │
   │ PCIE PERST#├───────────────►│ RESET        │
   │ GPIO       ├───────────────►│              │
   └────────────┘                └──────────────┘

4.3 PCIe2.1​

RK182X M.2 2280 模组有 2 个 PCIe2.1 接口，都支持 RC 和 EP 模式， PCIe2.1 与 USB3.0 的 PHY 是复用的。

Controller 和 PHY 之间的映射关系：

ControllerPHY复用信号
PCIe2.1 Dual mode controller 0Combo PHY 0PCIe0 / USB0_SS_M0
PCIe2.1 Dual mode controller 1Combo PHY 1PCIe1 / USB0_SS_M1

模组可通过 PCIe0/USB3.0 Combo PHY 和 HOST 进行通信交互，也可通过 PCIe0 与 SoC 主芯片通信， PCIe0 支持 Boot。

PCIe 控制信号描述及连接方式​

控制信号连接方式说明
PCIE_TXP/TXN直连PCIe 数据输出（模组上已串 100nF 电容）
PCIE_RXP/RXN串接 100nF(0201) 电容PCIe 数据输入
PCIE_REFCLKP/CLKN直连PCIe 参考时钟输入或输出
PCIE_PERSTN_M*直连PCIe 全局复位输入（EP 模式）
SoC 主芯片端控制信号可以用 GPIO 代替
PCIE0_CLKREQN_M*直连PCIe 参考时钟请求输出（EP 模式）
SoC 主芯片端控制信号必须用对应的功能口
CLKREQ 注意

PCIE0_CLKREQN_M* 在 SoC 端必须使用对应的功能口，不能用普通 GPIO 替代； 而 PCIE_PERSTN_M* 可以用 GPIO 代替。

5 热设计建议​

5.1 模组散热设计​

良好的热设计对 RK182X M.2 2280 模组性能的提高、系统的稳定性、产品的安全性尤其重要。

RK182X M.2 2280 模组默认通过风冷进行主动散热。

RK1820 M.2_2280 Module 风扇接口设计在模组上，底板不需要额外设计相关电路， RK 默认配置风扇，风扇使用 PWM 信号控制：

   RK182X                    Fan
   ┌──────────┐          ┌────────┐
   │ PWM CH6  ├─────────►│ CTL    │
   │ PWM CH7  │◄─────────│ DET    │
   └──────────┘          └────────┘
信号通道方向
Fan speed CTLPWM CH6输出（控制转速）
Fan speed DETPWM CH7输入（检测转速）

5.2 散热设计文档​

RK 默认配置主动散热风扇，客户可直接使用。 若产品结构限制或其他需求需要另外设计散热组件，可参考 RK 提供的热设计指南文档 《Rockchip RK182X M.2 Module 热设计指南》进行设计。

6 PCB 设计建议​

6.1 高速接口 PCB 设计​

布线要求 - PCIe2.1​

参数要求
走线阻抗差分 85ohm ± 10%
差分对内最大时延差< 6mil
差分对间等长要求< 6inches
走线长度< 6inches
电容要求100nF ± 20%，建议用 0201 封装
差分对间间距（airgap）建议 ≥ 4 倍 PCI-E 线宽
差分对内最大时延差（REFCLK）< 12mil
走线阻抗（REFCLK）差分 100ohm ± 10%
PCIe 与其它信号间距（airgap）建议 ≥ 5 倍 PCI-E 线宽，至少要 4 倍
各信号所允许过孔数量建议不超过 2 个
PCIe 布线红线
  • 差分阻抗 85ohm（数据）/ 100ohm（REFCLK），偏差不得超过 ±10%
  • 走线长度与差分对间等长都不得超过 6 inches
  • 过孔数不超过 2 个

7 注意事项​

防护​

  • 拆封开发板包装和安装前，为避免**静电释放（ESD）**对开发板硬件造成损伤， 请采取必要防静电措施。
  • 在运输模组时，必须使用专用的防静电包装袋。
  • 手持开发板时请拿开发板边沿，不要触碰到开发板上的外露金属部分， 以免静电对开发板元器件造成损坏。
  • 请将开发板放置于干燥的平面上，以保证它们远离热源、电磁干扰源与辐射源、 电磁辐射敏感设备（如：医疗设备）等。

电源安全​

  • 模组不支持带电插拔操作。
  • 确认输入电压值是否在设备额定电压范围内。
两条硬性禁止
  1. 禁止带电插拔模组 —— 会损坏模组与底板；
  2. 禁止使用超出额定范围的输入电压 —— 12V/3A 与 3.3V/3W 是设计上限。

相关文档​